order_bg

vörur

Nýr upprunalegur XC18V04VQG44C Spot Stock FPGA Field Programmable Gate Array Logic IC Chip Integrated Circuits

Stutt lýsing:


Upplýsingar um vöru

Vörumerki

Eiginleikar vöru

GERÐ LÝSING
Flokkur Integrated Circuits (ICs)

Minni

Stillingarproms fyrir FPGA

Mfr AMD Xilinx
Röð -
Pakki Bakki
Staða vöru Úreltur
Forritanleg gerð Í System Programmable
Minni Stærð 4Mb
Spenna - Framboð 3V ~ 3,6V
Vinnuhitastig 0°C ~ 70°C
Gerð uppsetningar Yfirborðsfesting
Pakki / hulstur 44-TQFP
Tækjapakki fyrir birgja 44-VQFP (10×10)
Grunnvörunúmer XC18V04

Skjöl og miðlar

GERÐ Auðlinda TENGILL
Gagnablöð XC18V00 röð
Umhverfisupplýsingar Xiliinx RoHS vottun

Xilinx REACH211 vottun

PCN úrelding/ EOL Mörg tæki 01/jún/2015

Multi Device EOL Rev3 9/maí/2016

Lífslok 10/JAN/2022

PCN hlutastöðubreyting Varahlutir endurvirkjaðir 25/apríl/2016
HTML gagnablað XC18V00 röð

Umhverfis- og útflutningsflokkanir

EIGINLEIK LÝSING
RoHS staða ROHS3 samhæft
Rakaviðkvæmni (MSL) 3 (168 klst.)
REACH staða REACH hefur ekki áhrif
ECCN 3A991B1B1
HTSUS 8542.32.0071

Viðbótarauðlindir

EIGINLEIK LÝSING
Venjulegur pakki 160

Xilinx minni – stillingarboð fyrir FPGA

Xilinx kynnir XC18V00 röð af forritanlegum stillingum PROMs í kerfinu (Mynd 1).Tæki í þessari 3.3V fjölskyldu innihalda 4 megabit, 2 megabit, 1 megabit og 512 kílóbita PROM sem bjóða upp á auðnotaða, hagkvæma aðferð til að endurforrita og geyma Xilinx FPGA stillingarbitastrauma.

Þegar FPGA er í Master Serial ham, býr það til stillingaklukku sem rekur PROM.Stuttur aðgangstími eftir að CE og OE eru virkjuð eru gögn tiltæk á PROM DATA (D0) pinnanum sem er tengdur við FPGA DIN pinna.Ný gögn eru fáanleg stuttan aðgangstíma eftir hverja hækkandi klukkubrún.FPGA býr til viðeigandi fjölda klukkupúlsa til að klára uppsetninguna.Þegar FPGA er í Slave Serial ham eru PROM og FPGA klukkuð af ytri klukku.

Þegar FPGA er í Master Select MAP ham, býr FPGA til stillingaklukku sem rekur PROM.Þegar FPGA er í Slave Parallel eða Slave Select MAP ham, býr utanaðkomandi oscillator til stillingaklukkuna sem rekur PROM og FPGA.Eftir að CE og OE eru virkjuð eru gögn fáanleg á DATA (D0-D7) pinnum PROM.Ný gögn eru fáanleg stuttan aðgangstíma eftir hverja hækkandi klukkubrún.Gögnin eru klukkuð inn í FPGA á eftirfarandi hækkandi brún CCLK.Hægt er að nota fríhlaupandi sveiflu í þræla samhliða eða þrælavals MAP stillingum.

Hægt er að skipta um mörg tæki með því að nota forstjóraúttakið til að keyra CE-inntak eftirfarandi tækis.Klukkuinntak og DATA úttak allra PROM í þessari keðju eru samtengd.Öll tæki eru samhæf og hægt er að sameina þau með öðrum meðlimum fjölskyldunnar eða með XC17V00 einu sinni forritanlegu serial PROM fjölskyldunni.


  • Fyrri:
  • Næst:

  • Skrifaðu skilaboðin þín hér og sendu okkur