(Nýtt og upprunalegt) Á lager 3S200A-4FTG256C IC Chip XC3S200A-4FTG256C

Eiginleikar vöru

 Field Programmable Gate Array

 Asvið-forritanleg hliðarfylki(FPGA) ersamþætt hringráshannað til að vera stillt af viðskiptavini eða hönnuði eftir framleiðslu - þess vegna hugtakiðforritanleg á vettvangi.FPGA stillingin er almennt tilgreind með alýsingartungumál vélbúnaðar(HDL), svipað því sem notað er fyrir anforritssértæk samþætt hringrás(ASIC).Hringrásarmyndirvoru áður notaðir til að tilgreina stillingar, en það er æ sjaldgæfara vegna tilkomurafræn hönnun sjálfvirkniverkfæri.

FPGA innihalda fjölda afforritanlegt rökfræðiblokkir, og stigveldi endurstillanlegra samtenginga sem gerir kleift að tengja blokkir saman.Hægt er að stilla rökfræðiblokkir til að framkvæma flóknarsamsettar aðgerðir, eða haga sér eins einfaltrökfræðileg hliðeins ogOGogXOR.Í flestum FPGA eru rökfræðilegar blokkir einnig meðminnisþætti, sem getur verið einfaltSandalareða fullkomnari minnisblokkir.^[1]Hægt er að endurforrita marga FPGA til að útfæra mismunandirökfræðiaðgerðir, sem gerir sveigjanlegtendurstillanleg tölvumáleins og framkvæmt er ítölvuhugbúnað.

FPGA hafa eftirtektarvert hlutverk íinnbyggt kerfiþróun vegna getu þeirra til að hefja kerfishugbúnaðarþróun samtímis vélbúnaði, gera uppgerð kerfisframmistöðu á mjög fyrstu stigum þróunarinnar og leyfa ýmsar kerfistilraunir og hönnunarendurtekningar áður en gengið er frá kerfisarkitektúrnum.^[2]

Saga[breyta]

FPGA iðnaðurinn spratt upp úrforritanlegt skrifvarið minni(PROM) ogforritanleg rökfræðitæki(PLD).PROM og PLD áttu báðir möguleika á að vera forritaðir í lotum í verksmiðju eða á vettvangi (forritanlegt á vettvangi).^[3]

Alteravar stofnað árið 1983 og afhenti fyrsta endurforritanlega rökfræði tæki iðnaðarins árið 1984 – EP300 – sem var með kvarsglugga í pakkanum sem gerði notendum kleift að lýsa útfjólubláum lampa á teninginn til að eyðaEPROMfrumur sem geymdu uppsetningu tækisins.^[4]

Xilinxframleitt fyrsta viðskiptalega hagkvæma vettvangs-forritanlegahliðarfylkiárið 1985^[3]– XC2064.^[5]XC2064 var með forritanleg hlið og forritanleg samtenging milli hliða, upphaf nýrrar tækni og markaðar.^[6]XC2064 var með 64 stillanlegum rökfræðiblokkum (CLB), með tveimur þriggja inntakumuppflettitöflur(LUTs).^[7]

Árið 1987 varSurface Warfare Center sjóhersinsfjármagnaði tilraun sem Steve Casselman lagði til til að þróa tölvu sem myndi útfæra 600.000 endurforritanleg hlið.Casselman náði árangri og einkaleyfi tengt kerfinu var gefið út árið 1992.^[3]

Altera og Xilinx héldu óáreitt áfram og óx hratt frá 1985 til miðjan 1990 þegar keppinautar spruttu upp og rýrðu verulegan hluta af markaðshlutdeild þeirra.Árið 1993, Actel (núMicrosemi) þjónaði um 18 prósent af markaðnum.^[6]

1990 var tímabil örs vaxtar fyrir FPGA, bæði í fágun hringrásar og framleiðslumagn.Snemma á tíunda áratugnum voru FPGA fyrst og fremst notuð ífjarskiptiognetkerfi.Í lok áratugarins rataði FPGA inn í neytenda-, bíla- og iðnaðarnotkun.^[8]

Árið 2013 voru Altera (31 prósent), Actel (10 prósent) og Xilinx (36 prósent) samanlagt um það bil 77 prósent af FPGA markaðnum.^[9]

Fyrirtæki eins og Microsoft eru farin að nota FPGA til að flýta fyrir afkastamiklum, reikningsfrekum kerfum (eins oggagnaversem reka sínaBing leitarvél), vegnaafköst á wattkostur sem FPGA skilar.^[10]Microsoft byrjaði að nota FPGA til aðflýta fyrirBing árið 2014 og árið 2018 byrjaði að dreifa FPGA yfir önnur vinnuálag gagnavera fyrirAzure skýjatölvupallur.^[11]

Eftirfarandi tímalínur gefa til kynna framfarir í mismunandi þáttum FPGA hönnunar:

Hlið

• 1987: 9.000 hlið, Xilinx^[6]
• 1992: 600.000, Yfirborðshernaðardeild sjóhersins^[3]
• Snemma 2000: milljónir^[8]
• 2013: 50 milljónir, Xilinx^[12]

Markaðsstærð

• 1985: Fyrsta auglýsing FPGA: Xilinx XC2064^[5][6]
• 1987: 14 milljónir dollara^[6]
• c.1993: >385 milljónir dollara^{[6][misheppnuð staðfesting]}
• 2005: 1,9 milljarðar dollara^[13]
• Áætlanir 2010: $2,75 milljarðar^[13]
• 2013: 5,4 milljarðar dollara^[14]
• Áætlun 2020: 9,8 milljarðar dala^[14]

Hönnun hefst

Ahönnun upphafer ný sérsniðin hönnun fyrir innleiðingu á FPGA.

• 2005: 80.000^[15]
• 2008: 90.000^[16]

Hönnun[breyta]

Nútíma FPGA hafa mikið fjármagn afrökfræðileg hliðog vinnsluminni blokkir til að útfæra flóknar stafrænar útreikningar.Þar sem FPGA hönnun notar mjög hratt I/O hraða og tvíátta gögnrútur, það verður áskorun að sannreyna rétta tímasetningu gildra gagna innan uppsetningartíma og biðtíma.

Gólfskipulaggerir auðlindaúthlutun innan FPGAs kleift að mæta þessum tímatakmörkunum.FPGA er hægt að nota til að innleiða hvaða rökrétta aðgerð sem er sem anASICgeta framkvæmt.Getan til að uppfæra virknina eftir sendingu,endurstilling að hlutahluta af hönnuninni^[17]og lítill óendurtekinn verkfræðikostnaður miðað við ASIC hönnun (þrátt fyrir almennt hærri einingakostnað), bjóða upp á kosti fyrir mörg forrit.^[1]

Sumar FPGA eru með hliðstæða eiginleika auk stafrænna aðgerða.Algengasta hliðræna eiginleikinn er forritanlegurslaka hlutfallá hvern útgangspinna, sem gerir verkfræðingnum kleift að stilla lágt verð á létthlaðna pinna sem annars myndu gerahringureðaparóviðunandi, og að setja hærra gjald á mikið hlaðna pinna á háhraða rásum sem annars myndu keyra of hægt.^[18][19]Einnig algengar eru kvars-kristalsveiflur, á-flís viðnám-rýmd oscillators, ogfasalæstar lykkjurmeð innbyggðumspennustýrðir sveiflurnotað fyrir klukkumyndun og stjórnun sem og fyrir háhraða serializer-deserializer (SERDES) senda klukkur og endurheimt móttakaraklukku.Frekar algengt eru mismunadrifsamanburðarmenná inntakspinnum sem hannaðir eru til að vera tengdir viðmismunamerkirásir.Nokkrar "blandað merkiFPGA“ hafa samþætt jaðartækihliðræn-í-stafræna breytir(ADC) ogstafræn-í-hliðræn breytir(DAC) með hliðrænum merkjastillingarblokkum sem gerir þeim kleift að starfa sem akerfi-á-flís(SoC).^[20]Slík tæki óskýra línuna á milli FPGA, sem ber stafrænar og núll á innra forritanlegu samtengingarefni sínu, ogsviði forritanlegt hliðrænt fylki(FPAA), sem ber hliðræn gildi á innra forritanlegu samtengiefni sínu.

Rökfræðilegar blokkir[breyta]

Aðalgrein:Rökfræðileg blokk

Einföld dæmi um rökfræðilega frumu (LUT –Uppflettitöflu, FA -Fullur addari, DFF –D-gerð flip-flop)

Algengasta FPGA arkitektúr samanstendur af fjölda afrökfræðiblokkir(kallaðar stillanlegar rökfræðiblokkir, CLB eða rökfylkisblokkir, LABs, allt eftir söluaðila),I/O púðar, og leiðarrásir.^[1]Almennt hafa allar leiðarrásir sömu breidd (fjöldi víra).Margir I/O pads geta passað inn í hæð einnar línu eða breidd eins dálks í fylkinu.

„Það verður að kortleggja umsóknarrás í FPGA með fullnægjandi fjármagni.Þó að auðvelt sé að ákvarða fjölda CLBs/LABs og I/Os út frá hönnuninni, getur fjöldi leiðarbrauta sem þarf verið töluvert breytilegur jafnvel á milli hönnunar með sama magn af rökfræði.(Til dæmis, aþverslásrofikrefst miklu meiri leiðar en aslagbilsfylkimeð sömu hliðartölu.Þar sem ónotaðar leiðarbrautir auka kostnað (og draga úr afköstum) hlutans án þess að veita nokkurn ávinning, reyna FPGA framleiðendur að útvega rétt nóg af brautum þannig að flestar hönnun sem passa m.t.t.uppflettitöflur(LUTs) og I/Os geta veriðvísað.Þetta ræðst af áætlunum eins og þeim sem fengnar eru úrLeigureglaeða með tilraunum með núverandi hönnun.“^[21]Frá og með 2018,net-á-flísverið er að þróa arkitektúr fyrir leiðsögn og samtengingu.^{[þarf tilvitnun]}

Almennt séð samanstendur rökræn blokk af nokkrum rökréttum frumum (kallaðir ALM, LE, sneið osfrv.).Dæmigerð fruma samanstendur af 4-inntak LUT, afullur addari(FA) og aD-gerð flip-flop.Þessum gæti verið skipt í tvo 3-inntak LUT.Ívenjulegur hátturþau eru sameinuð í 4-inntak LUT í gegnum þann fyrstamultiplexer(mux).Íreikningurham, úttak þeirra er gefið til viðbótar.Val á stillingu er forritað inn í annað mux.Úttakið getur verið annað hvortsamstilltureðaósamstilltur, allt eftir forritun þriðja mux.Í reynd, allt eða hluti af addernum er þaðgeymdar sem aðgerðirinn í LUT til að sparapláss.^[22][23][24]

Harðir blokkir[breyta]

Nútíma FPGA fjölskyldur auka við ofangreinda möguleika til að fela í sér virkni á hærra stigi sem er fest í sílikoni.Að hafa þessar algengu aðgerðir innbyggðar í hringrásina minnkar það svæði sem þarf og gefur þessum aðgerðum aukinn hraða samanborið við að byggja þær upp úr rökréttum frumstæðum.Dæmi um þetta eru mamargfaldara, almenntDSP blokkir,innbyggðir örgjörvar, háhraða I/O rökfræði og innbyggðminningar.

Hágæða FPGA geta innihaldið háhraðafjölgígabita senditækiogharðir IP kjarnaeins ogörgjörva kjarna,Ethernet miðlungs aðgangsstýringareiningar,PCI/PCI Expressstýringar og ytri minnisstýringar.Þessir kjarnar eru til samhliða forritanlegu efni, en þeir eru byggðir úrsmárií staðinn fyrir LUT svo þeir eru með ASIC-stigiframmistaðaogorkunotkunán þess að neyta verulegs magns af efnisauðlindum, sem skilur meira af efninu eftir laust fyrir forritssértæka rökfræði.Fjölgígabita senditækin innihalda einnig hágæða hliðræn inntaks- og úttaksrásir ásamt háhraða serializers og deserializers, íhlutum sem ekki er hægt að byggja úr LUT.Hærra stigi líkamlegt lag (PHY) virkni eins oglínukóðungæti verið eða ekki verið útfært samhliða rað- og afserializerum í harðri rökfræði, allt eftir FPGA.